Создание многолистового проекта

Многолистовые проекты создаются аналогично проектам из одного листа принципиальной схемы. Редактор схем поддерживает ряд методов межлистовых соединений, доступных и для проектирования ПЛИС. Подробнее эти методы описаны в разделе Управление многолистовыми и иерархическими проектами главы Разработка принципиальных схем.

Метод межлистовых соединений определяется областью действия идентификаторов цепей, используемой при создании списка цепей. Для этого перед компиляцией проекта компилятором языка CUPL необходимо в диалоговом окне конфигурирования ПЛИС (Configure PLD), запускаемым командой меню PLD » Configure, задать область действия идентификаторов цепей (Net identifier Scope).

Самый простой способ запомнить, что означает каждая из областей действия идентификаторов цепей, следующий. Соединения Sheet Symbol/Port (символы листа/порты) создают вертикальные связи между портами и соответствующими точками входа листа схемы, в то время как два других варианта создают горизонтальные межлистовые соединения между соответствующими портами и метками цепей. Если разработчик плащфует пользоваться многоуровневой иерархией листов принципиальной схемы, ему необходимо выбрать вариант соединения Sheet Symbol/Port.

Стыковка внутренней логической схемы с выводами компонента

Для установления связи внутренней логической схемы с выводами выбранной микросхемы ПЛИС предназначены специальные символы контактов ввода (IPAD), вывода (OPAD), ввода/вывода (iOPAD) сигналов.

Разработчику необходимо поместить соответствующий контакт (PAD) у каждой точки, соединенной с выводом компонента, и присвоить ему уникальное позиционное обозначение. Номер вывода микросхемы, соединенного с данным контактом, указывается в поле Part Fieidi символа контакта следующим образом:

LOC=PIN[номер вывода компонента]

Использование многовыводных групп контактов

В библиотеке элементов имеется ряд многовыводных групп контактов типа iPAD, OPAD и iOPAD.

С их помощью можно подсоединять внутреннюю щину к выводам микросхемы. Для назначения соответствия контактов выводам реальной микросхемы, указываемой в поле Part Fieidi, можно использовать следующие синтаксические структуры: либо определять диапазон контактов, разделяя номера первого и последнего контакта двумя точками (по убыванию или возрастанию), либо определять их индивидуально, отделяя запятой друг от друга (рис. 5.5). Возможное распределение контактов для показанного на рисунке элемента iOPADS отображено в таблице 5.2L

DBus[0.7)

Таблица 5.21

I0PAD8

LOC=PIN[21..25 39 38 32l

Puc. 5.5. Определение диапазонов контактов

Отображение на схеме номеров выводов

Номера выводов можно отобразить на листе, выбрав в меню редаьстора схем команду Simulate » Display Pin LOCs. Чтобы вновь скрыть номера выводов, необходимо повторно выполнить эту команду меню.

Компиляция проекта ПЛИС на основе принципиальной схемы

После завершения разработки проекта требуется сконфигурировать компилятор языка CUPL, для чего необходимо выполнить команду меню PLD » Configure. Подробная информация об установке параметров оптимизации компилятора, его опциях и выходных форматах приведена в разделе Компиляция проекта на ПЛИС.

При компиляции многостраничных проектов необходимо в диалоговом окне Configure PLD отключить опцию Current sheet only (только текущий лист) и правильно задать область действия идентификаторов цепей (Net Identifier Scope).

При запуске процесса компиляции проект сначала из схемы транслируется в исходный файл компилятора языка CUPL. Затем полученный CUPL файл с расширением PLD компилируется для создания назначенных выходных файлов.

При компиляции проекта CUPL компилятором можно воспользоваться опцией виртуального устройства (Virtual Device). Она позволяет проверить, будет ли вообще компилироваться проект, а также определить необходимое максимальное количество комбинационных логических блоков (КЛБ) (термов произведения). Их число приводится в DOC файле. Большое число КЛБ в конечном счете может стать причиной использования кристалла с неоправданно большим их объемом. Чем больше блоков необходимо для проекта, тем больше их должно быть в кристалле. Различные комбинации опций и параметров оптимизации компилятора позволяют сократить число требуемых комбинационных логических блоков.

Описание проекта устройства на ПЛИС на языке высокого уровня CUPL HDL

Исходный файл компилятора PLD представляет собой текстовый файл, содержащий логическое описание проекта на базе ПЛИС на языке Hardware Description Language CUPL. Этот файл является исходным для компилятора PLD, выполняющего компиляцию проекта и формирующего файл, пригодный для загрузки в программатор.

При разработке проекта на ПЛИС необходимо произвести следующие действия.

Тщательно изучить задачу проектирования. При рассмотрении требований к проекту нужно помнить, что разработчику доступны различные методы проектирования или описания, а именно: метод конечных автоматов, логические уравнения и таблица истинности. Пользователю следует определить тот метод проектирования, который больше всего подходит для решения его задачи.

Создать исходный файл компилятора. При создании исходного файла необходимо пользоваться синтаксическими правилами, описанными в этой главе. Следует помнить, что при создании нового файла сначала необходимо отредактировать его заголовок.

Сформулировать уравнения. Для точного определения разрабатываемой логической схемы уравнения должны быть записаны на языке CUPL, таблицей истинности, в булевом формате или формате конечных автоматов.

Определить тип целевой микросхемы. Количество входных, а также зарегистрированных и незарегистрированных выходных выводов должно быть достаточным для реализации проекта. Выбранная микросхема должна иметь достаточное количество КЛБ. При необходимости рекомендуется проверить, имеет ли микросхема управление третьим состоянием выхода (Z-состоянием). Выбор типа микросхемы осуществляется в диалоговом окне конфигурации проекта на базе ПЛИС (Configure PLD).

Распределить выводы микросхемы. Определите, какие выводы микросхемы будут соответствовать входам и выходам проекта. Информация по использованию каждой корректной микросхемы приводится в справочных материалах ее производителя.

Подготовить проект к компиляции. Разработчик должен определить форматы файлов для загрузки и моделирования и выбрать один из четьфех доступных методов минимизации. После этого проект готов к компилированию. За информацией о настройках в диалоговом окне конфигурации проекта на базе ПЛИС (Configure PLD) следует обратиться к разделу Компшяцш проекта на ПЛИС.

Обзор синтаксиса языка CUPL

При создании исходного файла для компилятора необходимо придерживаться общей линии, описанной ниже. В начале файла должен всегда располагаться заголовок, сразу за которым следуют определения выводов и узлов. Остальные описываемые здесь информационные секции используются по мере необходимости и могут располагаться в произвольном порядке. В интерактивную справочную систему программы Protel 99 SE включена вся необходимая информация о языке CUPL.