НПО Системы Безопасности
(499)340-94-73 График работы:
ПН-ПТ: 10:00-19:00
СБ-ВС: выходной

Главная » Периодика » Безопасность

0 ... 111112113114115116117 ... 233


Опция

Описание

Suppress product terms merging

В устройствах структуры IFL каждый терм прои?ведения из матрицы вентилей И может совместно использоваться любым числом выходов вентилей ИЛИ. Эта опция отменяет данную возможность, стимулируя при необходимости создание идентичных термов произведения для каждого из выходов матрицы ИЛИ. Результат этого - уменьшение задержки распространения с входа на выход. Эта опция форсирует процесс минимизации для каждого выхода в отдельности (в отличии от минимизации по всем выходам сразу), если выбран метод минимизации McCluskey или Expresso

One-hot-bit State Machines

Эта опция предназначена для разработчиков аппаратуры на FPGA устройствах. Она принуждает компилятор формировать уравнения конечных автоматов как one-hot-bit. Это дает некоторые особые преимущества для устройств с насыщенной регистрами архитектурой, таких, как микросхемы фирмы XILINX. При этом уменьшается веер-ность проекта, существенно облегчая трассировку и устраняя временные проблемы, связанные с изменяющимися длинами обратных связей от регистра к регистру. Если используется эта опция, компилятор легко обрабатывает все конечные автоматы, как one-hot-bit

Net Identifier Scope

Определяет, как создаются связи между листами в многолистовом проекте. Существуют два эффективных способа создания соединений: по горизонтали (глобальные метки цепей и порты и глобальные только порты), где соединения создаются непосредственно между подчиненными листами; и по вертикали (соединения типа символ листа -порт), где связи создаются от подчиненного листа к соответствующему входу листа

Current Sheet Only

Используется, если необходимо откомпилировать только текущий лист принципиальной схемы

Методы минимизации

Методами минимизации называются используемые компилятором специальные алгоритмы уменьшения избыточности логической схемы. В распоряжении пользователя системы Protel 99 SE имеется четыре метода минимизации:

• Quick;

• Quine-McCluskey;

• Presto;

• Espresso.

Уровни минимизации Quin-McCluskey и Presto выполняют многократную минимизацию выходов для устройств структуры IFL. Они обеспечивают максимум совместного использования термов произведения для устройств этой структуры.



Выбор слова None в окне метода минимизации запрещает компилятору проводить минимизацию логики. Это полезно, например, при работе с ПЗУ для сохранения от уничтожения содержащихся в нем термов произведения.

На рис. 5.10 справа приведены сравнительные характеристики эффективности, использования памяти и скорости этих четырех методов минимизации.

Эффекти!-ность

Ldil

Quick Quine-Mc Presto Exoreseo

Испольхо-

мнне

памяти

LjIll

Quick Qulne4lc Presto Exoreseo

LlLLl

Quick Quine-Mc Presto Eipresso

Puc. 5.10. Сравнение различных методов минимизации

Булева алгебра

в таблице 5.29 приведены правила булевой алгебры для сокращения избыточных термов произведения из расшифрованньпс уравнений. Эти правила используются алгоритмами уменьшения избыточности логической схемы, встроенными в компилятор.

Таблица 5.29

Логическое выражение

Результат

А&О

А& 1

А&А

А& !А

А# 1

А# !А

А&(А#В)

А # (А & В)



Форматы выходных файлов

Компилятор проектов на базе ПЛИС может создавать следующие типы выходных файлов.

• Загружаемые форматы - форматы, готовые для загрузки в программатор.

• Выходные форматы, включающие форматы интерфейса с упаковщиками третьих фирм и листинги ошибок.

• Форматы документации, которые могут содержать схему прошивок и уравнения.

• Формат моделирования, который по существу является программируемым виртуальным устройством. Программа моделирования подключает тестовые векторы из файла описания тестовых спедафикаций с расширением .SI к этому виртуальному устройству, а результаты записывает в файл листинга программы моделирования .SO.

Конфигурирование выходньпс форматов компилятора заключается во включении соответствующих опций на вкладке Output Formats диалогового окна Configure PLD (рис. 5.11).

ОрЬи Oi«utFaiiiii*t

Dowbad-----.---.-гггл ; О--

Р JEDEdPOF.pjG j I rj!al.«nPDS .... .--™.. .

Г HLWifLOmKpdl I : Г {1«>апыГмшаМ< Г PDIF П¥

-Г EDIF

Can"! I H*

Puc. 5.11. Настройка выходного формата компилятора Описание каждого из выходных форматов приведено в таблице 5.30.

Таблица 5.30

Выходные форматы

Описание формата

JEDEC, РОЕ, PRG

Создает JEDEC-совместимый файл загрузки в ASCII коде с расширением .JED. Имя файла определяется оператором NAME в секции заголовка файла описания логической схемы

Создает HL-файл загрузки с расширением .HL. Этот формат доступен только для приборов со структурой IFL фирмы Segnetic. Имя файла определяется оператором NAME в секции заголовка файла описания логической схемы

ASCII Hex

Создает Нех-файл загрузки в формате ASCII с расширением .HEX. Этот формат подходит только для устройств ПЗУ (PROM). Имя файла определяется оператором NAME в секции заголовка файла описания логической схемы



0 ... 111112113114115116117 ... 233