Для перемещения вверх по иерархическому дереву проекта необходимо выполнить щелчок левой кнопкой мыщи по порту, соединенному с соответствующим входом листа на вышестоящем листе.

Создание символов листов и подчиненных листов -самый простой способ

Редактор принципиальных схем имеет возможность автоматизации процесса построения проекта.

Построение проекта сверху вниз

При построении проекта сверху вниз пользователь начинает проект с верхнего листа и располагает в нем функциональные блоки, используя символы листа. Для автоматического создания подчиненных листов можно воспользоваться командой меню Design » Create Slieet From Symbol.

При выборе этой команды меню программа предложит разработчику выбрать символ листа после щелчка, по которому редактор схем откроет новый лист принципи-апьной схемы с соответствующим именем файла. Новый подчиненный лист будет содержать все порты, соответствующие входам листа на вышестоящей схеме.

Построение проекта снизу вверх

При построении проекта снизу вверх пользователь уже имеет подчиненный лист и для его представления на верхнем листе необходимо создать символ листа. Это можно сделать с помощью команды меню Design » Create Symbol From Sheet (вышестоящий лист при этом должен быть активным). На экране появится диалоговое окно Choose Document to Place.

После этого разработчику потребуется указать лист принципиальной схемы, а также необходимость изменения направления связей (Reverse Input/Output Directions). После этого появится "приклеенный" к указателю мыши символ листа, который следует расположить на схеме. Символ листа будет иметь соответствующее имя файла для связи с подчиненным листом, а также входы листа для всех имеющихся на подчиненном листе портов.

При ответе на вопрос об изменении направления связей (Reverse Input/Output Directions) пользователь должен учитывать следующее. Каждый из портов подчиненного листа может быть входным или выходным. По умолчанию тип порта устанавливается как выходной (output). При положительном ответе на вопрос об изменении направления вывода (Yes) вход листа, соответствующий этому порту, получит тип входа (input), т. е. направление связи изменится (срез внутрь). При отрицательном ответе на вопрос (No) вход листа, соответствующий этому порту, получит тип выхода (output) (срез наружу).

Верификация принципиальных схем

Верификация - это важный этап разработки проекта, гарантирующий правильность введенной принципиальной схемы и корректное создание списка соединений. Редактор принципиальных схем включает модуль,.выполняющий проверку правильности электрических соединений (Electrical Rule Checker, ERC) на предмет выявления различных ошибок и несоответствий, например, несоединенных входов элементов или замыканий между разными цепями.

Для настройки и запуска процедуры проверки электрических соединений используется команда меню Tools » ERC, которая вызывает диалоговое окно Setup Electrical Rule Check. В результате проверки генерируется текстовый файл отчета, содержащий предупреждения об ошибках и логических несоответствиях или для активного листа, или для всего проекта, а также на схеме расставляются специальные метки ошибок, помогающие пользователю найти место ошибкр в проекте.

Определение точек, которые не будут восприниматься как ошибки

у пользователя может возникнуть необходимость определить несколько точек на схеме, которые при проверке не должны помечаться как ошибочные. Для этого с помощью команды меню Place » Directive » No ERC в этих точках схемы ставятся специальные объекты - директивы, отменяющие проверку правил электрических соединений. Можно запретить вывод на печать этих директив, для чего нужно выключить опцию Include on Printout в диалоговом окне Printer Setup.

Опции программы верификации

Механизм проверки правил электрических соединений обнаруживает большое количество электрических ошибок различных типов (например, замыкания цепей и наличие неиспользуемых входов логических элементов).

Настройка програ1\лмы проверки правил электрических соединений

Команда меню Tools » ERC вызывает диалоговое окно Setup Electrical Rule Check,

в котором определяются различные опции, диапазон действия и параметры процедуры проверки правил электрических соединений (рис. 3.39).

-ERCOchn - -

Р UnonMMnMlab* РипеотеМпмЫас

Р Di4lcdaihMlnuitoi

Р ВиШкгааНтп Р Fbatngrnim Г SwpnttvHfiingt

Р CnuKMpotA Р Addannabaii

Г CwmtaliMtixlii

\ She«l Sjntol / Poft Conrwctiont

Puc. 3.39. Настройка параметров проверки правил электрических соединений

Несколько разных имен одной и той же цепи (Multiple Net Names On Net).

В отчет помещаются физические цепи, обозначенные несколькими идентификаторами цепей с разными именами.

Неподсоединенные метки цепи (Unconnected Net Labels). В отчет помещаются метки цепи, которые физически не соединены ни с одним электрическим объектом на листе.

Неподсоединенные объекты питания (Unconnected Power Objects). В отчет помещаются объекты питания, которые физически не соединены ни с одним электрическим объектом.

Одинаковые номера листов (Duplicate Sheet Numbers). В отчет помещаются листы, которым присвоены одинаковые номера (соответствующее диалоговое окно вызывается командой меню Design » Option, вкладка Organization).

Одинаковые позиционные обозначения элементов (Duplicate Component Designators). В отчет помещаются элементы с одинаковыми позиционными обозначениями. Подобные ошибки могут появиться в случае, если не использовался загрузчик процедуры Annotate или загрузчик, вызываемый с помощью команды меню Tools » Complex to Simple, который упрощает (делает "плоским") сложный иерархический проект (проект с дублированными листами).

Ошибки формата обозначений шин (Bus Label Format Errors). В отчет помещаются соединенные с шиной метки цепи, которые неправильным образом отформатированы для отображения набора сигналов в данной шине. Прикрепление меток цепи к шине осуществляется для определения логической связанности для данной шины. Как правило, такие метки цепи включают все сигналы шины. Например, НА[0..19] представляет имена сигналов НАО, НА1, НА2 и т. д. до НА19.

Не подключенные входы (Floating Input Pins). В отчет помещаются не подключенные выводы, тип (Electrical Туре) которых задан как Input.

Подавление предупреждений (Suppress Warning). При включении этого флага генерация отчета и расстановка маркеров ошибок производится только при условии бесспорной ошибки, тогда как при снятии этого флага происходит поиск мест в схеме, где по мнению программы проверки возможна ошибка, хотя явного несоответствия правилам электрических соединений нет. Такие вероятные ошибки помечаются как предупреждения (Warning) (смотри ниже Connected Pin / Sheet Entry / Port Rule Matrix). При включении этой опции процесс проверки проходит быстрее.

Другие опции

Создавать файл отчета (Create Report File). При установке этого флага генерируется текстовой отчет, в котором сведена вся информация, полученная из программы проверки правил электрических соединений.

Добавлять маркеры ошибок (Add Error Markers). При установке этого флага на листе схемы размещаются специальные маркеры в местах бесспорных и возможных ошибок, отраженных в отчете. В редакторе схем имеются специальные средства, позволяющие легко перемещаться от маркера к маркеру.

Разрешить использование компонентов в качестве символов листа (Descend Into Sheet Parts). Установка этого флага заставляет трактовать некоторые компоненты на схемах как иерархические символы листов. Для того чтобы система вос-