Безопасность

Главная » Периодика » Безопасность

0 ... 30 31 323334 35 36 ... 159

	Назначение
	SMP: 1 - аробирование данных осущеавляется в конце битового интервала; О-в середине интервала
	СКЕ уаанавливается в 1, если передача данных идет по переднему фронту импульсов SCK
	D/ A - используется в режиме 1С: ~~ 1 - последним был передан байт данных; 0 - байт адреса
	Р - флаг обнаружения аоповогобита
	S - уаанавливается при обнаружении аартовогобита (в режиме ГС) ~
	R/ W - бит типа операции в режиме IC: ~ 0 - запись; 1 - чтение
	UA - уаанавливается в том случае, когда необходимо модифицировать адрес (содержимое региара SSPADD, режим IC)
	BF - флаг «буфер полон»; уаанавливается при заполнении буфера во время приема данных. Также уаанавливается при передаче данных
Таблица 6.17 Назначение разрядов региара SSPC0N1
	Назначение
	WCOL - флаг коллизий при записи (уаанавливается в 1, если запись новых данных в буферный региар была произведена во время их передачи)
	SSPOV - флаг переполнения приемного буфера модуля SSP
	SSPEN - бит разрешения работы модуля SSP (конфигурирования портов микроконтроллера для поддержки Si5P)
	СКР - выбор фронта для передачи в режиме SPI (0 - передний фронт); в режиме 1С уаановка этого бита разрешает тактирование
	SSPM3 - SSPMO	- выбор режима работы модуля SSP
	Биты	Режим
	1хх1 1х1х 1000 0111 ОНО 0101 0100 0011 0010 0001 0000 .	Зарезервирован Зарезервирован Режим IC, MASTER; тактирование частотой Fosc / (4 (SSPADD + 1)) Режим IC, SLAVE; используется 10-разрядный адрес Режим ic, SLAVE; используется 7-разрядный адрес Режим SPI, SLAVE; вывод SS (Slave Select) запрещен Режим SPI, SLAVE; вывод SS (Slave Select) разрешен Режим SPI, MASTER; синхронизация от TMR2 Режим SPI, MASTER; синхронизация от Ро5с/б4 Режим SPI, MASTER; синхронизация от Fosc/16 Режим SPI, MASTER; синхронизация от Fosc/4

-Kiir?~ I Назначение

7 GCEN - устанавливается для разрешения прерываний при приеме адреса общего вызова

6 ACKSTAT - устанавливается при получении подтверждения приема от slave-устройства шины IC

i ACKDT - устанавливается для посылки подтверждения при приеме байта

. ACKEN - инициирует последовательность подтверждения шины I С

1 jyEN - устанавливается для разрешения режима приема модуля IC

2 PSN - обнуляется для инициирования стоп-условия шины IC

1 RStN - устанавливается для инициирования повторных старт-условий шины ГС "о SEtii- устанавливается для инициирования старт-условий шины IC

Назначение разрядов регистра SSPSTAT, используемого в модуле MSSP, указано в табл. 6.19.

Запросы на прерывание от модулей SSP обозначаются битом SSPIF, аразрешение на обработку прерываний дается с помощью бита SSPIE.

Режим асинхронной последовательной передачи данных с кодированием «без возврата к нулю» (Non-Return to Zero, как в RS232) реализуется посредством встроенного универсального синхронно-асинхронного

Таблица 6.19

Назначение разрядов регистра SSPSTAT модуля MSSP

	Назначение
	SMP: 1 - стробирование данных осуществляется в конце битового интервала; О-в середине интервала
	СКЕ - устанавливается в 1, если передача данных идет по переднему фронту импульсов SCK
	0/ А - используется в режиме IC: 1 - последним был передан байт данных; 0 - байт адреса
	Р - флаг обнаружения стопового бита
	S - устанавливается при обнаружении стартового бита (в режиме IC)
	R/ W - бит типа операции в режиме 1С: 0 - запись; 1 - чтение
	UA - устанавливается в том случае, когда необходимо модифицировать адрес (содержимое регистра SSPAOO, режим IC)
	BF - флаг «буфер полон»; устанавливается при заполнении буфера во время приема или передачи данных

приемопередатчика (Universal Synchronous Asynchronous Receiver Transmitter - USART). Этот приемопередатчик служит также для pg. ализации режима синхронной последовательной передами дгниых.

Скорость передачи задается с помощью регистра SPBRG. TXREG и RCREG используются в качестве буферных регистров для передачи и приема данных.

RCSTA является основным регистром управления приемником USART (табл. 6.20).

Таблица 6.20

Назначение разрядов региара RCSTA

	Назначение
	SPEN - разрешение UbART (уаановка в 1 разрешает конфигурирование портов микроконтроллера для работы USART)
	RX9 - разрешение приема данных в 9-разрядном формате
	SREN - разрешение режима однобайтового приема
	CREN - разрешение режима непрерывного приема данных
	ADDEN - разрешение обнаружения адреса в асинхронном режиме передачи
	FERR - флаг ошибки кадрирования (формата)
	DERR - флаг ошибки буферизации
	RX9D - девятый бит принимаемых данных

Регистр TXSTA предназначен для управления передатчиком (табл. 6.21).

Установка бита запроса на прерывание (RCIF) подтверждает факт приема универсальным синхронно-асинхронным приемопередатчиком байта данных. Разрешение прерывания по приему задается с помощью бита RC1E.

Таблица 6.21

Назначение разрядов региара txSTA

	Назначение
	CSRC - бит выбора иаочника тактовых импульсов в синхронном режиме 1 - внутренний иаочник; 0 - внешний генератор
	ТХ9 - уаанавливается для разрешения передачи данных в 9-разрядном формате
	TXEN - бит разрешения передачи данных
	SYNC - бит выбора режима работы USART 1 - синхронный режим, 0 - асинхронный режим
	Не используется
	BRGH - бит выбора скороаи передачи: 1 - высокая; 0 - низкая
	TRHT - флаг «передающий региар пуа» (передача слова завершена)
	TX9D - девятый бит передаваемых данных

0 ... 30 31 323334 35 36 ... 159