|
| |
|
НПО Системы Безопасности (499)340-94-73 График работы: ПН-ПТ: 10:00-19:00 СБ-ВС: выходной   |
Главная » Периодика » Безопасность 0 ... 51525354555657 ... 159 Таблица 7.12
а буферному регистру приема RCREG - адрес 0x01 А. Биты запросов прерываний по приему и передаче (TXIF и RCIF) и разрешений прерываний (TXIE, RCIE) могут размещаться в различных регистрах. Точное местоположение каждого из этих битов должно определяться согласно спецификациям на конкретный микроконтроллер. Задает режим асинхронной передачи данных следующий фрагмент программы:
Для передачи байта из регистра w необходима такая последовательность кодов: ; Программа передачи байта в btfss TXSTA, TRMT goto $ - 1 mvwf TXREG асинхронном режиме. Ожидание освобождения буферного регистра передачи. Загрузка буферного регистра. Разрешение передачи данных. Режим асинхронного приема определяется с помощью следующих команд:
При приеме данных необходимо воспользоваться другой noc.ie-довательностью кодов: btfss PIR1. RXIF goto $ - 1 movf RCREG, w bcf RXIF Ожидание окончания приема символа. Считывание байта в рабочий регистр. Установка бита запроса прерывания после приема. МОДУЛЬ SSP С помощью модуля синхронного последовательного порта (£оР) выпо.чняется обмен данными но последовательным интерфейс ам. имеющим выделенную линию передачи тактов1лх синхросигналов. Интерфейс SPI Интерфейс SPI разработан на основе протокола синхронной последовательной передачи данных, который предусматривает передачу данных в 8-разрядном формате и использование трех линий для тя-имодействия с внешними устройствами. Вывод данных может синхронизироваться по переднему или заднему фронту тактовых имт.гь-сов, при этом первым выводится старший бит. Синхронизируюи1ие импульсы либо формирутотся самим микроконтроллером (режим MASTER), либо внешним устройством (режим SLAVE). Процедура передачи данных по интерфейсу SPI проиллюстрирована на рис. 7.24. Синхронизирующие импульсы могут быть «положительными», как это показано на рис. 7.24 (О - пассивное состояние, I - акпи)-ное), или «отрицательными» (I - пассивное состояние, О - актин-ное). Запоминание данных при приеме обычно выполняется в момент перехода к пассивному состоянию. Модуль BSSP (базовый модуль SSP) обеспечивает «проталкива1П1е» данных при переходе к пассивному состоянию. Тактовые синхроимпульсы Данные /бит 7Убит 6Убит sVeht ЛБт ЗБит гБит 1 Убит о\ Линия свободна Линия свободна Рис. 7.24 Временные диаграммы передачи данных по интерфейсу SPI Оригинальный модуль SSP способен изменять назначение фронтов для ввода и вывода. Управление модулем осуществляется через регистр SSPCON. Назначение его разрядов дано в табл. 7.13. Таблица 7.13 Назначение битов регистра SSPCON модулей SSP/BSSP
Структурная схема модуля SSP показана на рис. 7.25. В режиме MASTER при записи байта в регистр SSPBUF инициируется Процесс передачи данных в 8-разрядном формате, при этом сначала передаются старшие разряды. Состояние обмена может контролироваться но состоянию бита ВF регистра SSPSTAT, функции которого перечисляются в табл. 7.14. Режим SPI применяется для синхронной последовательной однобайтовой передачи на приемники с последовательными интерфейсами. На рис. 7.26 показана схема, которая реализует передачу бай-"• данных на буферный регистр 74LS374, работающий в режиме 0 ... 51525354555657 ... 159 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||