частота командных циклов "

TMR2-

прескалер

выбор фронта

SDI&-

схема тактирования

сброс

isck

sspbbuf сброс

«-»hsd6

Рис. 7.25

Структурная схема модуля SSP в режиме SPI Таблица 7.14

Назначение битов региара SSPSTAT модуля SSP/BSSP

сдвигового регистра с последовательным вводом и параллелып.гм выводом данных.

На рис. 7.27 проиллюстрировано использование буферного регистра 74LS374 совместно с ши1Н1ым формирователем 74LS244, в качестве последовательно-параллельного преобразователя для приема данных.

Соответствующий фрагмент программы приема данных вьнля-дит следующим образом:

bsf lOPin , Разрешение приема данных ; в буферный регистр (374 ).

PIC-микроконтроллер

/Т/ТТ

Бит 1

Бит О

Рис. 7.26

Использование модуля s3p интерфейса spi для вывода данных

PIC-микроконтроллер

374

SDI } SDK J

I/O }

Рис. 7.27

Использование ssp интерфейса spi для ввода данных

244

Бит 7

Бит 1 Бито

bcf bsf bcf bcf bcf bsf bcf bcf

movlw "lovwf movlw Biovwf

status, rpo lopin sck

status, rpo sck sck lopin

прием данных

; запрещение выхода 244, ; разрешение 374 (1 << smp) + (1 << ске)

sspstat ; задание последовательного ввода.

(1 << sspen) + (1 << скр) + охооо

sspcon

movf TXData, f , Загрузка байта

movwf SSPBUF

btfss SSPTAT, BF goto $ - 1

bcf SSPCON, SSPEN

Инициирование передачи Ожидание окончания приема. Данные для дальнейшей обработки будут располагаться в SSPBUF Выключение модуля SSP

В режиме MASTER модуля SSP скорость передачи данныхможет либо задаваться кратной частоте командных циклов, либо формироваться таймером TMR2. В этом случае реальные временные параметры режима синхронизации будут определяться возможностями аппаратных средств Р1С-микроконтроллера.

В режиме SLAVE используются внешние синхроимпульсы и появляется возможность задействовать дополнительный вывод SS для управления модулем (опция SS). При изменении уровня сигнала на упомянутом выводе с низкого на высокий отключается выход модуля SSP (состояние бита SDO регистра TRIS изменяется и указывает на переход в режим ввода данных), а сам модуль SSP сбрасывается.

Интерфейс PC

Во всех новых PIC-микроконтроллерах применяются усовершенствованные модули SSP. В данном подразделе описываются возможности работы модуля в режиме интерфейса PC.

Для управления модулем SSP в режиме FC используются регистры управления SSPCONI и SSPC0N2, регистр состояния SSPSTAT, буферный регистр приема/передачи SSPBUF и регистр адреса SSPADD. Работа этих регистров аналогична и в модуле BSSP, а в модуле MSSP имеет некоторые особенности. Функции регистров управления модуля MSSP подробно описаны в табл. 7.15 и 7.16.

Состояние обмена может контролироваться с помощью бита BF регистра SSPSTAT. Назначение разрядов этого регистра приведено в табл. 7.17.

Для передачи данных в интерфейсе PC используются две линии: SDA (данные) и SCL (тактовые синхроимпульсы), которые через дополнительные резисторы должны быть подключены к напряжс нию питания (рис. 7.28). При передаче данных с частотой 400 кГц рекомендуется использовать резисторы сопротивлением I кОм, а для частоты 100 кГц величина сопротивления может быть увеличена до 10 кОм.

Следует отметить, что во всех режимах работы модуля интерфейс PC для выводов SDA и SCL биты регистра TRIS должны задавать режиМ